Https://www.RFeasy.cn

導讀：很多朋友不知道微波開關的研究與設計，如何選擇微波開關。射頻易商城RFeasy.cn為你解答微波開關的研究與設計

射頻易商城 RFeasy.cn 隸屬于電科益儲供應鏈管理（成都）有限公司 旗下的國產化替代解決方案、專業射頻微波器材一站式商城。

# 射頻易商城 RFeasy.cn 微波開關庫存詳情

https://www.rfeasy.cncategory/switch/?filter_brands=lixin

微波開關芯片的研究與設計

就成本和集成度而言， 標準的體硅 MOSFET 無疑是最理想的開關設計選擇，但是襯底的低電阻率（0.1Ω*cm 數量級） 會產生嚴重的信號泄漏和在電路不同器件間建立有害的通路， 從而損害敏感信號并導致非常差的開關性能[10] 。 一種減小襯底耦合效應的有效方法是采用具有深 N 阱（Deep N-well， DNW） 的 Triple-wellCMOS 技術， 典型的 Triple-well NMOS 晶體管物理結構模型如圖 1-2（a） 所示。DNW 將常規硅基 CMOS 的硅襯底隔離為體和襯底， DNW 通過大電阻接高電壓保證交流浮地和體-DNW 寄生二極管與 DNW-襯底寄生二極管充分反偏， 從而Triple-well CMOS 技術可以看作是將體和襯底用電容隔離開來以減小襯底耦合， 而體也可以獨立供電以減小寄生結二極管的影響， Triple-well NMOS 晶體管等效原理圖模型如圖 1-2（b） 所示。 然而， 隨著頻率的升高和功率的增加， DNW 的隔離作用越來越小， 襯底導電性的影響將越來越明顯。 繼續減小晶體管的尺寸能夠滿足晶體管向更高的頻率應用拓展， 但是對功率性能的限制會更加明顯。SOI CMOS 技術是體硅 CMOS 工藝的特殊版本， SOI NMOS 晶體管物理結構如圖 1-3（a） 所示。 SOI 技術可以提供對有源區完全的氧化物隔離， 這使得 SOI可以采用高阻硅襯底（1KΩ*cm 數量級） ， SOI MOSFET 主要通過硅襯底的高電阻率減小襯底損耗， 埋氧層有助于減小襯底耦合效應， SOI NMOS 晶體管的等效原理圖模型如圖 1-3（b） 所示。